Lessius Mechelen ects

Hoofdpagina | Bachelor of Science in de industriële wetenschappen: elektronica-ICT

Digitale synthese, practica (0910ABAeict305b)


Opleiding Bachelor of Science in de industriële wetenschappen: elektronica-ICT Academiejaar 2010-11
Studiepunten 2 Studietijd 60 uur
OpleidingsfaseDerde Opleidingsfase Creditcontract mogelijk
Examencontract(diploma) mogelijk Ja Examencontract (creditbewijs) mogelijk Ja
AardVerplicht QuoteringPunt op 20
Tweede examenkansJa    

Docenten

  • Goedemé Toon

Onderwijstaal

  • Nederlands

Onderwijsvorm

  • Laboratorium

Begincompetentie

Elektronica (0910ABA204) gevolgd hebben

Eindcompetentie

AB_AV_01 - Informatie verwerven en verwerken
AB_AV_02 - Denk – en redeneervaardigheid
AB_IV_01 - Probleemoplossend vermogen
AB_IV_02 - Praktische vaardigheden
AB_IV_03 - Ontwerpvaardigheden
AB_KI_03 - Specifieke technische kennis
AB_OV_01 - Kritische reflectie en onderzoekende houding
AB_OV_02 - Onderzoeksmethodiek
AB_OV_03 - Uitvoeren van onderzoek
AB_SV_01 - Ingesteldheid tot levenslang leren
AB_SV_03 - Ingenieursattitudes

Leerresultaten

De student kan zelfstandig synchrone digitale schakelingen op een systematische wijze (bottom-up)
ontwerpen.
De student:
- kan de specificatie van een nieuwe schakeling uit toegepast wetenschappelijk onderzoek analyseren
[IV1, OV1, OV2, SV1]
- kan een digitale schakeling bottom-up ontwerpen op basis van (herbruikbare) modules [KI3, AV2,
IV3, OV1, OV2, OV3, SV3]
- kan de functionaliteit van synchrone digitale schakelingen met VHDL beschrijven [KI3, AV1, AV2,
IV3]
- kan synchrone ontwerpmethodologie voor digitale schakelingen toepassen [KI3, AV2, IV3]
- kan de VHDL beschrijving van synchrone digitale schakelingen verifiëren met simulatie a.h.v. testbenches
(kan de gepaste inputvectoren opstellen en de resulterende outputvectoren analyseren)
[KI3, AV2, OV1]
- kan de VHDL beschrijving van synchrone digitale schakelingen met logische synthese omzetten naar
een implementeerbare beschrijving [KI3, AV2]
- kan een digitaal ontwerp implementeren in een FPGA-architectuur [KI3, AV2]
- kan het kritische pad van een geïmplementeerde digitale schakeling bepalen
- kan een digitaal systeem in een hedendaagse EDA-omgeving ontwikkelen op architectuurniveau
(Modelsim, ISE, …): functionaliteit beschrijven, simuleren, synthetiseren (logische synthese) en
implementeren (FPGA) [KI3, IV2, IV3]

Inhoud

Ontwerp, simulatie en implementatie van een Spread Spectrum zender-ontvanger in VHDL.

Studiematerialen

Labotekst “Digitale Synthese”, D. Van Landeghem

Evaluatie

Eerste examenkansEerste examenperiode (januari)Tussentijdse evaluatie100% Er wordt van de student doorheen de laboratoriumzittingen verwacht dat hij regelmatige vorderingen maakt met betrekking tot het totale te implementeren systeem. Tijdens de laatste laboratoriumzitting wordt een demo en simulatie van het totale Spread Spectrum systeem verwacht.
Tweede examenkansDerde examenperiode (augustus)Mondeling examen100% De student krijgt een alternatieve VHDL-opdracht in de lijn van de laboratoriuminhoud dewelke hij binnen een opgelegde tijd dient te implementeren.