Hoofdpagina | Bachelor of Science in de industriële wetenschappen: elektronica-ICT
Digitale synthese, theorie (0910ABAeict305a)
Bachelor of Science in de industriële wetenschappen: elektronica-ICT |
2010-11 |
3 |
90 uur |
Derde Opleidingsfase |
|
Ja |
Ja |
Verplicht |
Punt op 20 |
Ja |
|
Docenten
Onderwijstaal
Onderwijsvorm
Begincompetentie
Digitale technieken (Ba2.EL.02) gevolgd hebben
Eindcompetentie
AB_AV_02 - Denk – en redeneervaardigheid |
AB_IV_01 - Probleemoplossend vermogen |
AB_IV_03 - Ontwerpvaardigheden |
AB_KI_03 - Specifieke technische kennis |
AB_OV_01 - Kritische reflectie en onderzoekende houding |
AB_OV_02 - Onderzoeksmethodiek |
AB_OV_03 - Uitvoeren van onderzoek |
AB_SV_01 - Ingesteldheid tot levenslang leren |
AB_SV_03 - Ingenieursattitudes |
Leerresultaten
De student kan zelfstandig synchrone digitale schakelingen op een systematische wijze (bottom-up)
ontwerpen.
De student:
- kan de functionaliteit van een nieuwe schakeling uit toegepast wetenschappelijk onderzoek
analyseren [IV1, OV1, SV1]
- kan een digitale schakeling bottom-up ontwerpen op basis van (herbruikbare) modules [KI3, AV2,
IV3, OV1, OV2, OV3, SV3]
- kan synchrone ontwerpmethodologie voor digitale schakelingen toepassen [KI3, AV2, IV3]
- kent de FPGA-architectuur en diens toepassingen [KI3, AV2]
- kan een digitale schakeling ontwerpen voor hoge snelheid [KI3, IV1, IV3]
- kan een interface van een digitale schakeling met een asynchrone omgeving ontwerpen [KI3, IV1,
IV3]
Inhoud
1 Synthesetechnieken
1.1 synchroon ontwerp met optimalisatie naar snelheid en kostprijs
1.2 grondige studie van FSM (Finite State Machine) ontwerp
1.3 functies en architecturen (tellers, ALU, shifter, comparator, MAC, DDS, …)
2 Implementatie
2.1 technologie
2.2 architectuur (FPGA, ASIC)
2.3 performantiecriteria
Studiematerialen
Cursustekst “Digitale Synthese”, J. Meel
Evaluatie
Eerste examenkans | Eerste examenperiode (januari) | Mondeling examen | 100% | | Tweede examenkans | Derde examenperiode (augustus) | Mondeling examen | 100% | |